一般に，電子計算機の演算装置は四則演算，すなわち 加算・減算・乗算・除算を行う回路で構成されていて 命令によってそのいずれかの演算を行っている． 四則演算回路のうち加算回路が最も重要な演算回路で， 減算は減数の補数をとって加算することで行うことができ， 乗算や除算は，基本的に加算や減算の繰り返しであると 考えるてよい． 電子計算機の内部では，回路構成の簡単化のため２進数の 加算回路が使われている．
半加算器は１桁の２進数の加算を行う回路である． 次の４つの基本演算がある．
０＋０＝０
０＋１＝１
１＋０＝１
１＋１＝１０
１桁の２進数の被加数をＸ，加数をＹ， その桁の和をＳ，次の桁の桁上げをＣで表すと 基本演算は次式となる．
Ｘ＋Ｙ＝ＣＳ
半加算器の記号と回路例を図１に示す．
半加算器は１桁の加算しかできないので，数桁の２進数の加算を 行うには不完全である． そこで，全加算器は下位からの桁上げＣを加えて加算を行う． 図２に全加算器の記号と半加算器による基本回路を示す．
数桁の２進数の演算を行う方式は，直列加算方式と並列加算方式の ２つの方式がある． 直列演算方式は２進数の最下位桁（ＬＳＢ）から， 最上位桁（ＭＳＢ）に向かって１桁ずつ順に加算していく方式である． 図３に直列加算回路の構成例を示す． 直列加算回路は被加数ＸをＸレジスタ， 加数ＹをＹレジスタに記憶しておき，シフトパルスによってＬＳＢ から順に１桁ずつ被加数Ｘと加数Ｙを加算を実行する． 加算結果はＳレジスタにＬＳＢから順に格納される． Ｄラッチは全加算器からの桁上げ出力Ｃ０を次の桁へ加えるために 桁上げ出力Ｃ０の遅延を行っている．
並列加算回路は２進数の各桁の加算を同時に 行うもので，直列加算方式よりも演算速度が速いのが特長である． 図４に並列加算回路の原理と，その並列加算器の回路例を示す．
２進化１０進数（ＢＣＤ）は４ビットで１０進数の１桁を表しているので， ２進数での加算の結果，０〜９の場合は，そのまま出力してもよいが， １０以上の場合は，桁上げおよび補正が必要となる． 図５にＢＣＤ加算回路の基本構成を示す．
2004/6/14
制作 須田隆良 E-mail knxkg921@ybb.ne.jp