電子回路のページ/ Previous/ 電子回路のページに戻る
除算は乗算の逆算であるが，演算操作ははるかに複雑である．
以上の方法を一般化し，正の被除数Ｘから正の除数Ｙの除算を行う基本的な方法を 図１の流れ図に示す．
被除数Ｘと除数Ｙが異符号であっても除算できるように修正したものを 図２に示す． 余りが負になる場合があるので注意が必要である．
このような演算方法では被除数Ｘや除数Ｙの数値によって演算速度が著しく異なり， 特に，被除数Ｘの絶対値が非常に大きく，除数Ｙの絶対値が１や２のように小さい場合には， 演算速度が遅くなってしまう． そこで，演算速度を高速化するために， １０進法や２進法のような位取りを利用して，被除数Ｘの各桁の数値に対して計算を行う 演算方法が使用されている．いくつかの方法があるが， 主なものは引放し法と呼ばれる方法と引戻し法と呼ばれる方法である．
次の計算例のように， 除数を引いたときの余りの符号が負になれば， 次の桁では除数を加えていく方法である． １０進数での計算例として４１÷３を考える．
１０の位の数４から除数３を引くと，４−１＝１となる． この操作をステップ１とする． ステップ１の結果として得られる数１から除数３を引くと，１−３＝−２となる． この操作をステップ２とする．これで１０の位の計算を終え，１０の位に ステップ１，２のステップ数２から 商２をたてる．ステップ２の結果得られる数−２を１０倍して１の位の数１と 加えると，−２×１０＋１＝−１９となる． −１９から除数３を加えると，−１９＋３＝−１６となる． この操作を再度ステップ１とする． ステップ１の結果得られる数−１６から除数３を加えると，−１６＋３＝−１３となる． この操作をステップ２とする． ステップ２の結果得られる数−１３から除数３を加えると，−１３＋３＝−１０となる． この操作をステップ３とする． ステップ３の結果得られる数−１０から除数３を加えると，−１０＋３＝−７となる． この操作をステップ４とする． ステップ４の結果得られる数−７から除数３を加えると，−７＋３＝−４となる． この操作をステップ５とする． ステップ５の結果得られる数−４から除数３を加えると，−４＋３＝−１となる． この操作をステップ６とする． ステップ６の結果得られる数−１から除数３を加えると，−１＋３＝２となる． この操作をステップ７とする． これで１の位の計算を終え，１の位にステップ１〜７のステップ数７から 商−７をたてる． 結局，１０の位の商２と１の位の商−７から，２×１０−７×１＝１３が ４１÷３の商となる． また，余りは１の位のステップ７の結果得られる２である．
なお，最後に余りが負になる場合があるため， その場合には補正が必要である．
引放し法で２進数の除算を行うと，各桁には０か１の数しかないので， １つの桁に対しては１回の除数の減算または加算を行うだけでよい． ２進数での計算例として（００１０１１１１）2÷（００１０）2 を考える．
通常の筆算で除算を行う方法で，次の計算例のように被除数Ｘの上位桁 から順に除数Ｙを引き，もし引けたら商に１をたて，引けなければ商に０をたて， 次の桁に進んでいくものである． 最後に商Ｑと余りＲが得られる．
８ビットの除算回路の例を示す． 除算方法には引戻し法を用いる． 除算回路には，除数Ｙを格納する４ビットのＭレジスタと 被除数Ｘの上位４桁を格納するＡレジスタと下位４桁を格納するＱレジスタ が設けられている． 除算の演算操作により最終的にＡレジスタに余りが残り，Ｑレジスタに商が残る．
Ｑレジスタは４ビットのレジスタであるので， 被除数Ｘの上位４ビット部は除数Ｙより小さくなければならないという制約がある． もし被除数Ｘの上位４ビット部が除数Ｙより大きいか等しいならば， 発生した商１が４ビットのＱレジスタに納まらなくなってしまい 正しい商が得られなくなるからである． 図７に順序回路方式の回路構成と流れ図を示す． なお，並列減算器の符号桁は，０であるときに正の数， １であるときに負の数を表している． また，流れ図において，〔Ａ〕はＡレジスタの内容を表しており， 〔Ｍ〕はＭレジスタの内容を表している．
具体例として（００１０１１１０）2÷（０１００）2で説明する． 被除数Ｘ＝００１０１１１０の上位４ビットをＡレジスタに， 下位４ビットをＱレジスタに，除数Ｙ＝０１００をＭレジスタに格納して除算を開始する． 被除数Ｘの上位４桁については制約が課せられているため， 初めにＡ，Ｑレジスタの内容を左に１ビットシフトする． Ａレジスタの内容は（０１０１）2となり， Ｑレジスタの内容は（１１００）2となる． Ａレジスタの内容（０１０１）2から 除数Ｙ（０１００）2の減算を行う． その結果（０００１）2が正になるので，Ａ，Ｑレジスタの ＬＳＢに商の１を入れ，その結果（０００１）2をＡレジスタに入れる． したがって，Ａレジスタの内容は（０００１）2となり， Ｑレジスタの内容は（１１０１）2となる． 次にＡ，Ｑレジスタの内容を左に１ビットシフトする． Ａレジスタの内容は（００１１）2となり， Ｑレジスタの内容は（１０１０）2となる． Ａレジスタの内容（００１１）2から除数Ｙ（０１００）2の減算を行うと，負になるから，Ａ，ＱレジスタのＬＳＢに 商の０を入れ，Ａレジスタの内容をそのままの状態（００１１）2にする． したがって，Ａレジスタの内容は（００１１）2となり， Ｑレジスタの内容は（１０１０）2となる． さらにＡ，Ｑレジスタの内容を左に１ビットシフトする． Ａレジスタの内容は（０１１１）2となり， Ｑレジスタの内容は（０１００）2となる． Ａレジスタの内容（０１１１）2から除数Ｙ（０１００）2の減算を行う． その結果（００１１）2が正になるので，Ａ，Ｑレジスタの ＬＳＢに商の１を入れ，その結果（００１１）2をＡレジスタに入れる． したがって，Ａレジスタの内容は（００１１）2となり， Ｑレジスタの内容は（０１０１）2となる． さらにＡ，Ｑレジスタの内容を左に１ビットシフトする． Ａレジスタの内容は（０１１０）2となり， Ｑレジスタの内容は（１０１０）2となる． Ａレジスタの内容（０１１０）2から 除数Ｙ（０１００）2の減算を行う． その結果（００１０）2は正になるので， Ａ，ＱレジスタのＬＳＢに商の１を入れ，その結果（００１０）2を Ａレジスタに入れる． Ａレジスタの内容は（００１０）2となり， Ｑレジスタの内容は（１０１１）2となる． ４回シフトをしているので，ここで演算操作を終了する． Ｑレジスタの内容（１０１１）2が商であり， Ａレジスタの内容（００１０）2が余りである．
2004/6/21
制作 須田隆良 E-mail knxkg921@ybb.ne.jp